作者:electronupdate,排版整理:晓宇
微信公众号:芯片之家(ID:chiphome-dy)
几年前,我获得了DEC PDP11 CPU卡,上面有很多旧的硅片。其中芯片AY-5-1013A UART这个芯片引起了我的注意:40引脚DIP封装,宽度为0.6英寸:按照当今的标准,这是是一个巨大的封装。它的内部是一个串行端口,波特率高达30k。这确实非常快,因为连接到PDP-11的终端(例如VT-52)可以最多只能运行9600波特。
拆开包装可以看到1970年代早期技术的一个令人愉快的例子:这是中等规模的集成电路。设计该芯片时,微处理器正处于发展的边缘。就晶体管数量而言,这是当时最新的技术。
模具标记确认了通用仪器(GI)和1971年的设计布局日期这张照片显示了如何为每一层分配编号。那时的堆叠是手工的,制造出缺少一层的芯片并不陌生。
顶部是两个IO垫,其中一个已连接键合线(右)。左边的IO焊盘之一是对称的蛇形结构。这是两个二极管。蛇形将增加可用面积,因为二极管功能仅出现在边缘。io驱动程序(一个P fet,一个N fet)在下面。如果您参考整个裸片照片,则可以看到许多这些结构,它们的数量与输出引脚的数量完全相关。基本上,这是两个移位寄存器和两个IO寄存器。有趣的是,8位数据总线是明确分开的,而不是8位发送和8位接收。这种设计选择在设计中很快就消失了,因为它消耗了大量的引脚(而且引脚价格昂贵),并且很快将需要这些引脚来实现更复杂的功能,而中型集成则被大规模使用,这提供了一些单芯片微处理器。但是,这很容易对裸片的哪一部分是TX和哪一部分是RX进行排序(TX具有较大的输出驱动晶体管)。注意东西看起来像是手工放置和手绘。那时还没有自动化工具!一段有趣的历史。
请各位粉丝支持下,点赞留言并转发下朋友圈,谢谢大家了!您的转发就是我最佳创作的动力
推荐阅读
▼
请戳右下角,给我一点在看!