等价性验证不仅仅是RTL vs Netlist

很多人理解的等价性验证仅仅指的是RTL vs Netlist比对，这是典型的先入为主。
就像你见到的面粉都是用来做大饼就以为面粉为大饼而生，其实面粉还能做很多很多的甜点。（卧槽，哥们现在写文章真是越来越生动形象了。）

回到FEV，你了解到的FEV可能是RTL和综合后的或者布局布线后的门级网表做比对，其实还可以做很多很多的功能验证，甚至在很多特性的验证上能够取代功能验证。
看过前面几篇文章的同学肯定都了解了FEV的原理，那么利用FEV等价性比对原理的关键就在于选择模型（SPEC模型和IMP模型），不同FEV应用的关键就在于此。
在做验证之前，你首先要知道的就是你想要验证什么？（道理都在废话里。）
FEV就是SPEC模型和IMP模型之间的比对，比对的映射点、模型的选择都取决于你的验证目的。在目前的数字IC验证流程中，你的FEV模型选择可能是：:

设计提供的原始RTL。

综合优化后的门级网表。

后端PR时序优化后的门级网表。

插入扫描链的门级网表。

功耗优化后的门级网表。

最简单的选择可能是直接将原始RTL直接和最后交付流片的门级网表做等价性比对，但是这往往比较复杂，对工具的计算量有更高的要求，并且增加定位的难度。
最好就是分阶段进行等价性比对，各司其职即可。1.设计提供的原始RTL vs 综合优化后的门级网表。2.综合优化后的门级网表 vs 后端PR时序优化后的门级网表。3.后端PR时序优化后的门级网表 vs 插入扫描链的门级网表。4.插入扫描链的门级网表 vs 功耗优化后的门级网表。
这样下来就可以间接证明设计提供的原始RTL == 功耗优化后的门级网表