今天我们学一下2022ISSCC奈奎斯特ADC第四篇，基于环形TDC的fine量化器构成的流水线SAR ADC。具有固有的抗PVT特性，同时不同域之间自动对齐。
我个人认为，非常规分析的话，甚至可以把它看成三级，第一级常规SAR ADC，第二级SAR ADC和TDC的混合体，第三级time interpolation的TDC。当然常规来看，还是两级的结构，作者也是按两级分析的，所以我们还是按两级分析。
下面一步一步看。
上图可以看出，本结构第一级很常规，7b差分结构上极板采样的SAR ADC。第二级采用了两条时间交织电路，同时为了对齐切换基准电压，未采用级间放大器，而是用开关将第一级余量电压传给第二级。
第二级部分，主体DAC部分仍然是电容阵列，这就跟第一级有了很好的匹配。但是DAC连接的不是比较器而是cross detector,这是跟常规SAR ADC不一样的地方，主要是为了跟基于TDC的量化器合作才进行这样的设计。
第二级实际上是3+3=6b的结构。当级间开关关断的时候，通过level shifting将第二级余量电压拉高，从而保证了余量电压始终是正的，只有始终是正的，才可能在不断降低的时候穿越0。之后环形TDC开始工作，产生Tp信号。
Tp信号每传完一周，也就是经过九个反相器之后，计数器计数一次，与此同时将第二级的八个电容中的一个下极板电压拉低。可见后续的动作并不会影响Tp信号的传输，每当传完一周期，计数器都计数一次，一个电容的下极板被拉低一次，电容上极板电压降低一个电压步长，以此类推。当cross detector检测到穿越信号来临的时候，第二级前3b就完成了，同时产生一个Tn信号。
注意cross detector的设计带宽远小于第二级DAC的切换频率，从而保证了VTC很好的传输线性度。
然后，Tp和Tn信号的间隔代表了传到时间域的余量信号。
通过Tp和Tn信号的时间间隔，可以直接得到后3b的interpolation的输出。
虽然随着工艺电压和温度的变化，延迟单元的延迟会发生变化，但是第二级电容DAC降低的电压步长只跟电容比例和基准电压有关，所以PVT不会影响第二级前3b。又因为第二级后3b是由环形TDC决定，环形TDC由9个一样的延迟单元组成，所以后3b也不受PVT的影响。
相比于一般的flash TDC，要产生6b,需要64个延迟的单元，而本设计只需要9个，大大减小了延迟单元数量，同时TDC INL的标准差相对应的大概降低为原来的三分之一。
以上便是这个工作的主要内容。