今天我们来看奈奎斯特ADC第七篇，具有全输入CMRR的超小面积缩放增量计数型一阶delta sigma ADC，由清华大学和北京大学合作完成。
整体拓扑结构如上图，由两步组成。第一步用7b计数型coarse ADC替换传统的SAR ADC，采用这种方式可以复用第二步中的比较器和计数器，从而消耗更少的硬件开销，同时也省去了二进制转温度计码电路。第二步是一阶增量型delta sigma调制器。
上图可以看出有两个反馈DAC，一个为常规的DSM DAC，后面的是为了重塑NTF的补偿DAC，后面括号的不用看（个人的理解，可能是因为电路是CT的原因，DT结构一般好像没有这个补偿DAC。CT结构的好处是可以大大降低采样电容，从而降低了面积）。
因为两步都是计数型，所以OSR非常大，本设计OSR为16384和8096。当然因为应用了先进的工艺，加上定制化数字电路，譬如低功耗环形移位器等，整个电路的数字功耗占了全部功耗的四分之一左右。
采用电容耦合技术连接输入信号，坏处是不能处理直流信号。
针对输入共模问题，在空闲时间，电容网络采样输入信号。如上图左下部分，为了得到全范围共模抑制，输入耦合电容拆分为两个，采样时分别接到正负输入端，另一极板接共模电压。然后在切换的时候两个电容左极板同时接到正输入端或者负输入端。
通过这种方式，个人认为无论输入共模电压是多少，耦合电容右侧始终看到的是给定的共模电压加上输入信号，从而等效于具有了抵消输入共模信号的效果。无论输入信号共模电压如何变化，电路都能够正常工作（应该还是不能处理直流信号的）。
采样噪声kt/c也可以视为直流误差，通过chopping技术，不仅抑制了闪烁噪声以及电容等的泄漏电压，同时也抑制了kt/c噪声。
采用折叠的跨导-电容积分器，适用于更小的电源电压，互补结构则功耗更低，Dead-bond shielding技术可以屏蔽DAC切换对积分器输出的干扰。
跟踪技术的引入可以处理高频信号。
再者是对付电容失配的时钟平均（clocked-averaging）技术，如上图，这个技术的优势是产生独立于信号的基准电压纹波，同时在一阶ISDM下，可以完全消除电容的失配，代价是控制切换的环形移位逻辑。
这种算法应用条件是很大的OSR才可以，正适用于先进工艺。