今年的ISSCC刚开过不久，因为疫情的关系，会议参与者可以在线上享受视听的盛宴。即使没有参加会议，相信也已经拿到了论文和对应ppt，有了一个大致的浏览。
我最先看的便是奈奎斯特ADC部分，它延续了ISSCC一直以来的高质量的特点，或者性能突出，或者立意新颖，或者二者兼具，可谓神仙打架，精彩纷呈。
作为顶级会议，质量摆在那里，在此只是根据个人的理解做一些分析，以此抛砖引玉。
闲话少叙，让我们进入主题。
第一篇是来自University of Southern California的时间交织两步流水线时间域ADC。第一级采用了传统的Flash TDC，经过余量时间产生器，时间差信号传到第二级。
第二级采用可调延迟单元的逐次逼近型TDC，这个是核心点之一。通过可调延迟单元的设计，相比于传统的逐次逼近型TDC，显著节省了延迟单元的数量。可调延迟单元因为多了额外的控制端，逻辑会相对复杂了一点。
众所周知，逐次逼近型结构，因为需要一次一次的比较，需要许多的位转换周期才能完成一次的量化，这样速度是很低的，相比于Flash结构有显著的速度劣势。
此文的第二个核心点，就是针对上述的问题，采用了延迟跟踪技术的流水线SAR TDC，解决速度低的问题。
既然是跟踪，就涉及谁跟踪谁的问题。本文设计为SAR TDC部分，位控制时钟跟踪每一位。这就要求时钟的延迟要跟每一位整个产生过程的延迟保持一致。通过这种方式，把SAR TDC的每一位也给流水线工作起来了，显著提升了速度。此技术应该是本文最核心的技术，SAR TDC的速度得到很大程度的提升。
再者为了进一步提升速度，采用时间交织技术，将整个ADC速度提升为原来的两倍。
时间域ADC，一开始需要将电压信号转化为时间信号，如上图的左下部分，将差分结构的斜坡产生器电容一端相连接，另一端向上拉，可以得到很好的性能。
上图的右下部分为可跳延迟单元模块的结构，可以发现相比于单纯的反相器延迟链，结构复杂了一点。
第一级Flash TDC解完4b后，通过余量时间产生器，将余量时间差传给第二级的延迟跟踪的流水线SAR TDC，完成后面的5位的转换。下图为具体的FLASH TDC和余量时间产生器结构。
以上就是奈奎斯特ADC部分的第一篇，可谓性能与idea齐飞。